[SK하이닉스] HBM Digital Design (RTL Design) 공고 분석

이 자리가 왜 생겼을까요

1하게 될 업무

• 고객 요구 사항을 구체화하고 고객과 소통해 상세 스펙을 작성한 뒤 유관 부서와 함께 구현할 IP의 동작을 정의하고 RTL 기반 설계를 진행합니다.

  이렇게 볼 수 있어요

  조직 소개가 함께 일하는 곳으로 글로벌 AI 선도 기업을 들어, 이 업무의 고객 요구 사항은 Base Die에 들어갈 기능을 두고 그 기업들과 협의하며 정해집니다. 고객이나 다른 팀의 요구를 받아 설계 스펙 문서를 직접 써 본 경험은 스펙을 정하는 이 업무의 앞단을 다뤄 본 경력입니다.

• Digital IP 구현을 위한 요구 조건을 검토하고 PPA 평가로 Architecture를 정한 뒤, IP를 RTL로 설계·검증하고 Physical Design을 위한 Guide를 작성합니다.

  이렇게 볼 수 있어요

  조직 소개가 Base Die 설계의 세 축으로 초고속 인터페이스, 저전력 설계, 고신뢰성 로직을 들고 있어, PPA 평가로 Architecture를 정하는 일은 이 세 조건 사이의 균형을 잡는 일이 됩니다. 속도와 전력, 면적을 비교해 구조안을 고른 경험이 있다면 어떤 조건이 결정을 이끌었는지를 이 업무와 이어 설명할 수 있습니다.

• 설계 및 검증 업무에는 Logic/Macro Floorplan, Logical Integration, Function 검증, Physical Design Follow-up, Wafer Test Flow 정의, Silicon Chip의 검증 및 이슈 분석이 포함됩니다.

  이렇게 볼 수 있어요

  업무의 Wafer Test Flow 정의와 Silicon Chip 이슈 분석은 자격 요건의 DRAM DFT/DFD 설계·분석 역량과 연결되는 단계입니다. RTL 설계만 해 왔더라도 실리콘에서 문제를 추적해 본 경험이 있다면 이 단계와 이어지는 경력입니다.

2자격 요건

• 반도체/전자/전기/물리 등 공학 계열 전문 지식을 갖추고 경력 4년 이상이어야 합니다.

  이렇게 볼 수 있어요

  업무가 고객 스펙 작성부터 Architecture 결정, RTL 설계·검증, 실리콘 이슈 분석까지 한 IP의 전 과정에 걸쳐 있어, 4년은 이 과정을 한 번 이상 끝까지 겪어 본 기간과 이어지는 조건으로 볼 수 있습니다. 경력 분야는 따로 적혀 있지 않아 검증이나 디지털 구현 기간도 함께 적을 수 있고, 스펙부터 실리콘까지 따라간 과제가 그 연관을 보여 줍니다.

• 다음 역량 가운데 하나 이상이 필요합니다: High Speed Digital PHY 및 High Speed IP 설계 및 분석 역량 · DRAM Memory Controller 설계 및 분석 역량 · DRAM DFT/DFD 관련 설계 및 분석 역량.

  이렇게 볼 수 있어요

  세 역량은 조직 소개의 초고속 인터페이스, 고신뢰성 로직과 함께 Base Die의 서로 다른 IP를 가리킵니다. 하나만 해당하더라도 그 IP를 스펙부터 실리콘 분석까지 따라가 본 과제라면 업무 세 가지를 한 과제로 설명할 수 있습니다.

• 병역을 마쳤거나 면제됐고 해외 여행에 결격 사유가 없어야 합니다. 군 복무 중이라면 공고에 적힌 '26년 11월 31일 이전 전역 예정자'여야 합니다.

  이렇게 볼 수 있어요

  군 복무 중인 지원자에게는 전역 예정일이 지원 조건입니다. 공고에 적힌 11월 31일은 달력에 없는 날짜여서, 11월 말 전역 예정자는 공고별 Q&A로 기준일을 확인해 두는 편이 안전합니다. 이 문구는 출장 여부보다, 형사재판을 받고 있거나 출국금지·여권 발급 제한으로 법적으로 출국할 수 없는 사정이 있는지를 우회적으로 확인하는 데 흔히 쓰입니다.

3우대 사항

• Interface/Memory PHY 및 Analog IP를 포함한 Digital 설계 리딩 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무에 유관 부서와 소통해 IP 동작을 정의하는 일이 있어, 이 우대는 PHY와 Analog IP를 함께 담은 설계를 이끌며 그 정의 과정을 앞에서 맡아 본 경험과 연결됩니다. 리딩 경험이 있다면 PHY나 Analog IP 쪽과 인터페이스를 어떻게 정했는지를 보여 줄 수 있습니다.

• Full-Custom과 Digital Design의 Mixed Design 개발 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무의 Logic/Macro Floorplan과 Logical Integration은 Full-Custom 매크로와 디지털 로직을 한 칩에 묶는 단계여서, 이 우대는 그 단계를 해 본 경험과 관련된 것으로 해석됩니다. 그런 경험이 있다면 Macro 배치와 디지털 로직 통합에서 어떤 조건을 맞췄는지를 설명할 수 있습니다.

• 최신 LLM이나 AI 기반 EDA 툴로 반도체 설계 파이프라인을 자동화하고 생산성을 높여 본 경험을 우대합니다.

  이렇게 볼 수 있어요

  회사는 2026년 6월 엔비디아와 맺은 기술 파트너십에서 AI 기반 개발·생산 환경 혁신을 계획으로 밝혔고, Talent Hub의 일하는 방식에도 AI Driven을 두었습니다. 업무의 스펙 작성, RTL 설계, 검증 가운데 어느 단계를 AI로 자동화해 봤는지가 이 직무와 직접 연결됩니다.

4기타 사항

• 게시일 : 2026년 10월 21일
• 고용형태 : 정규직
• 근무지 : 이천
• 경력 조건 : 경력 4년 이상
• 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.

전형과 지원

SK하이닉스 경력 공고는 SK그룹 채용 사이트 SK Careers에서 지원합니다. 월간 hy-way는 공고 하나에 여러 직무의 JD를 PDF로 붙여 올리고, 지원할 때는 JD에 적힌 직무명으로 지원합니다.

지원 전 준비할 것

1. 1

   스펙 작성 경험 정리

   고객이나 상위 조직의 요구를 상세 스펙으로 옮겨 본 사례 하나를 골라, 요구 사항이 무엇이었고 스펙에 무엇을 정했는지 정리합니다.

2. 2

   Architecture 결정 사례

   PPA를 비교해 IP 구조를 정한 경험을 두세 개의 비교안과 선택 이유로 정리해 두세요.

3. 3

   실리콘 이슈 분석 사례

   실리콘 검증에서 발견한 문제와 원인, 해결 과정을 순서대로 적어 두면 실리콘 검증과 이슈 분석을 해 본 경험으로 설명할 수 있습니다.