[현대자동차] NPU 설계 공고 분석

이 자리가 왜 생겼을까요

1하게 될 업무

• 딥러닝 워크로드 특성을 반영해 NPU 하드웨어의 마이크로아키텍처를 설계합니다. 연산기, Bus, DMA, Buffer, Control의 마이크로아키텍처를 설계하고 Compiler 팀과 협업합니다.

  이렇게 볼 수 있어요

  마이크로아키텍처 단계에서 Compiler 팀과 협업이 적혀 있어, 하드웨어 구조가 소프트웨어가 쓰기 쉬운지를 함께 따지는 구조입니다. 컴파일러나 소프트웨어 팀의 요구로 하드웨어 구조를 바꿔 본 경험이 있다면 이 업무와 직접 이어집니다.

• NPU 하드웨어의 RTL을 설계합니다. 연산기, DMA, Buffer, Control 등 NPU 구성 요소의 RTL을 설계하고, PPA(Performance, Power, Area)를 고려해 최적의 RTL을 설계합니다.

  이렇게 볼 수 있어요

  PPA를 함께 적어 기능 구현만이 아니라 면적과 전력 목표까지 RTL 설계자가 맞춥니다. 설계한 블록에서 면적이나 전력을 줄인 방법과 수치를 적을 수 있습니다.

• SoC 개발팀, 검증팀과 협업합니다. 시뮬레이션과 에뮬레이션에서 나타나는 RTL 관련 문제를 분석·해결하고 Power와 Area를 분석합니다.

  이렇게 볼 수 있어요

  NPU는 SoC 안에 들어가는 IP이고 업무에도 SoC 개발팀·검증팀과의 협업이 함께 적혀 있어 통합과 검증 단계의 문제도 설계자가 함께 풉니다. 에뮬레이션 단계에서 찾은 RTL 버그를 추적해 고친 사례가 있다면 문제의 원인과 찾은 방법을 설명할 수 있습니다.

• Silicon Bring-up을 맡습니다. 실리콘 수준에서 NPU 동작을 검증하고 실제 동작 환경의 문제를 해결합니다. 실리콘 수준에서 SW 팀과 협업해 NPU 동작을 검증하고, 실제 동작 환경에서 생기는 문제를 분석·해결합니다.

  이렇게 볼 수 있어요

  설계자가 테이프아웃 뒤 실제 칩의 Bring-up까지 맡습니다. 칩이 나온 뒤 소프트웨어 팀과 함께 동작 문제를 찾아 RTL 원인을 밝혀 본 경험이 있다면, 이 업무와 우대 사항의 실리콘 양산 경험을 한 사례로 보여 줍니다.

2자격 요건

• 전자/컴퓨터공학 분야 학사 이상이어야 합니다.

  이렇게 볼 수 있어요

  업무가 마이크로아키텍처부터 실리콘 Bring-up까지 걸쳐 있습니다. 학위 과정의 설계 과제와 함께, 실무에서 처음부터 끝까지 설계한 IP를 자세히 적는 것이 업무와 가깝습니다.

• SystemVerilog 또는 Verilog로 RTL을 설계해 본 경험이 3년 이상 필요합니다.

  이렇게 볼 수 있어요

  RTL 설계 경력을 쓸 때 다룬 블록의 종류와 함께 그 블록이 검증과 실리콘 단계까지 갔는지를 밝혀 쓰면 Bring-up까지 맡는 업무와 비교하기 쉽습니다.

• 마이크로아키텍처 수립부터 전체 RTL 설계까지 IP의 Full lifecycle 경험이 필요합니다.

  이렇게 볼 수 있어요

  블록 일부를 맡은 경험보다 IP 하나를 처음 구조부터 설계까지 책임진 경험을 묻습니다. 그 IP의 규모와 내가 정한 구조, 이후 검증과 실리콘에서 나온 문제까지 이어서 쓰면 Full lifecycle이 무엇이었는지 드러납니다.

• Cadence, Synopsys, Siemens Simulation 툴과 Debugging 툴로 RTL을 디버깅해 본 경험이 필요합니다.

  이렇게 볼 수 있어요

  업무의 시뮬레이션·에뮬레이션 문제 분석에 쓰는 도구입니다. 우대 사항의 Xcelium·Verdi처럼 실제로 쓴 도구 이름과 그 도구로 찾은 버그 사례를 적을 수 있습니다.

• 업계 표준의 Sanity check(LINT, CDC, DFT)와 Logic Synthesis 툴을 써 본 경험이 필요합니다.

  이렇게 볼 수 있어요

  RTL을 넘기기 전 품질 점검과 합성까지 설계자가 직접 돌리는 환경입니다. CDC 문제를 찾아 구조를 고쳤거나 합성 결과로 타이밍·면적을 맞춰 본 경험이 이 요건을 실제 업무로 보여 줍니다.

3우대 사항

• 전자/컴퓨터공학 분야에서 NPU 설계로 석사 이상 학위를 받았으면 우대합니다.

  이렇게 볼 수 있어요

  같은 NPU 조직의 아키텍처 설계·딥러닝 컴파일러 공고는 석사를 필수로 적었습니다. RTL을 맡는 이 공고는 학사를 필수로 하고 「NPU 설계」 석사를 우대로만 봅니다. 석사 연구가 연산기·DMA·Buffer 같은 업무의 어느 블록과 관련되는지, 연구에서 RTL까지 직접 써 봤는지를 밝히면 연구와 업무의 연결이 분명해집니다.

• NPU나 GPU 등 AI 가속기 전문 기업이나 관련 기업에서 3년 이상 일한 경험과, NPU 또는 GPU RTL 설계 실무 경험을 우대합니다.

  이렇게 볼 수 있어요

  필수 자격의 RTL 경험을 AI 가속기로 좁힌 우대 사항입니다. 가속기 회사에서 맡은 블록이 이 공고의 설계 대상(연산기, DMA, Buffer, Control)과 같다면 그 블록을 중심으로 쓰면 좋습니다.

• 비즈니스 영어로 소통하고 영어 문서를 작성할 수 있으면 우대합니다.

  이렇게 볼 수 있어요

  업무에서 Compiler 팀, SoC 팀, SW 팀과 설계 내용을 주고받습니다. 영어로 설계 사양서나 검증 보고서를 써 본 경험이 그 근거가 됩니다.

• 실리콘 양산 경험을 우대합니다.

  이렇게 볼 수 있어요

  칩이 나온 뒤 문제를 푸는 Bring-up 업무와 같은 단계의 경험을 묻습니다. 설계한 IP가 들어간 칩이 양산까지 갔다면 양산 전후에 처리한 이슈를 함께 쓰면 좋습니다.

• 기능 안전(ISO 26262) 프로세스에 맞춰 IP를 개발해 본 경험을 우대합니다.

  이렇게 볼 수 있어요

  조직이 만드는 NPU가 자율주행에 쓰이는 칩입니다. ISO 26262 절차에 따라 안전 메커니즘을 설계하거나 관련 산출물을 작성해 본 경험이 여기에 해당합니다.

• EDA Tools(Cadence Xcelium, Synopsys Verdi, Synopsys Design Compiler, Synopsys VC SpyGlass)와 Git을 써 본 경험을 우대합니다.

  이렇게 볼 수 있어요

  Xcelium·Verdi는 시뮬레이션과 디버깅, Design Compiler는 합성, VC SpyGlass는 LINT·CDC 점검에 쓰는 도구라 필수 자격의 도구 경험과 이어집니다. 다른 회사 도구를 썼다면 같은 단계에서 쓴 도구 이름을 나란히 두면 됩니다.

4기타 사항

• 게시일 : 2026년 9월 15일
• 고용형태 : 해당 내용은 원본 공고에서 확인되지 않습니다.
• 근무지 : 판교
• 경력 조건 : 경력 3년 이상
• 학력 조건 : 전자/컴퓨터공학 분야 학사 이상

쓰는 기술

공고 본문에 적힌 기술만 모은 목록입니다.

• SystemVerilog
• Verilog
• Cadence Xcelium
• Synopsys Verdi
• Synopsys Design Compiler
• Synopsys VC SpyGlass
• Git

전형과 지원

현대자동차 경력 채용은 매월 진행되고 서류 전형, 면접 전형과 인성 검사, 채용 검진 및 입사 순입니다. 분석한 경력 공고는 모두 지원서 접수, 서류전형, 면접전형(인성검사), 채용검진, 최종합격을 적었고 '필요 시 전형단계에서 과제가 진행 될 수 있습니다.'라고 덧붙였습니다.

지원 전 준비할 것

1. 1

   Full lifecycle IP 하나 정리하기

   마이크로아키텍처부터 RTL까지 직접 맡은 IP 하나를 골라 구조, 규모, PPA 목표와 결과, 검증과 실리콘에서 나온 문제를 정리합니다.

2. 2

   디버깅 사례 준비하기

   시뮬레이션이나 에뮬레이션에서 찾은 RTL 버그 하나를 증상, 원인, 찾은 방법, 수정 순서로 설명할 수 있게 준비하세요.

3. 3

   영업비밀을 넘지 않는 선 정하기

   공고는 채용 과정에서 전·현 직장의 영업비밀을 침해하지 않도록 유의하라고 안내합니다. 설계 사례는 구조와 수치 범위 수준으로 말할 수 있게 미리 범위를 정합니다.