[SK하이닉스] HBM Digital Design (Front-end) 공고 분석

이 자리가 왜 생겼을까요

1하게 될 업무

• Digital block의 DFT Architecture 구현과 합성, STA 등 Implementation flow 전반을 맡습니다.

  이렇게 볼 수 있어요

  조직 소개가 Front-end와 Back-end 전반을 함께 맡는다고 적어, 합성·STA·DFT 결과가 같은 조직 안에서 Back-end P&R로 넘어갑니다. 세 단계 가운데 한두 단계만 맡아 왔다면 Back-end와 타이밍·DFT 조건을 주고받아 본 경험이 이 흐름과 맞물립니다.

• HDPF 구조를 바탕으로 PCIe, UCIe 등 Interface IP를 개발하고 다양한 형태의 Digital Design을 대상으로 Implementation을 진행합니다.

  이렇게 볼 수 있어요

  같은 조직의 Back-end JD에도 PCIe, UCIe, CXL 구현이 적혀 있어, Interface IP는 Front-end가 합성·DFT로 넘기고 Back-end가 P&R로 마무리하는 대상입니다. Interface IP의 합성이나 STA에서 고속 클럭 제약을 다뤄 본 경험이 이 업무와 연결됩니다.

• 첨단 공정과 최신 EDA Tool로 PPAT(Performance, Power, Area, TAT) 측면에서 최적화된 고객 맞춤형 HBM을 개발합니다.

  이렇게 볼 수 있어요

  PPAT의 T(TAT)는 조직 소개의 '효율적인 개발 프로세스를 구축'과 자격 요건의 Tcl/Python 환경 개선 항목으로 이어져, 칩 성능만이 아니라 구현에 걸리는 시간을 줄이는 일도 이 업무에 들어 있습니다. 스크립트로 Flow를 자동화해 반복 구현 시간을 줄인 경험이 이 T와 직접 연결됩니다.

2자격 요건

• 반도체/전자/전기 등 공학 계열 전문 지식을 갖추고 경력 5년 이상이어야 합니다.

  이렇게 볼 수 있어요

  업무는 DFT Architecture부터 합성·STA까지 flow 전반을 맡고 Interface IP 구현과 고객 맞춤형 HBM의 PPAT 최적화까지 다루므로, 5년은 이 flow를 첨단 공정에서 여러 번 돌려 본 기간과 이어지는 조건으로 해석됩니다. 경력 분야는 따로 적혀 있지 않아 Back-end 구현 기간도 함께 적을 수 있고, 5nm 이하 공정이나 HPDF 구조를 다룬 과제가 그 연관을 보여 줍니다.

• 다음 역량 가운데 하나 이상이 필요합니다: 5nm 이하 공정의 PPAT 개선을 통한 Implementation 경험 · HPDF Design Top 및 Block Implementation flow 경험 · 합성, STA, DFT 등의 구현에 필요한 EDA Tool 경험 · DFT 구현 및 검증(MBIST, Tessent SSH/SSN, TestMAX 등) · Tcl/Python Script를 통한 디자인 분석 및 환경 개선 경험.

  이렇게 볼 수 있어요

  HPDF Design Top·Block flow와 5nm 이하 공정은 같은 공고의 DRAM Front-end JD에는 없고 이 JD에만 있습니다. 합성·STA·DFT 도구나 Tcl/Python 환경 개선 경험은 두 JD에 공통이어서, 다뤄 본 공정과 구조가 어느 쪽인지가 두 JD 사이 선택과 연결됩니다.

• 병역을 마쳤거나 면제됐고 해외 여행에 결격 사유가 없어야 합니다. 군 복무 중이라면 공고에 적힌 '26년 11월 31일 이전 전역 예정자'여야 합니다.

  이렇게 볼 수 있어요

  군 복무 중인 지원자에게는 전역 예정일이 지원 조건입니다. 공고에 적힌 11월 31일은 달력에 없는 날짜여서, 11월 말 전역 예정자는 공고별 Q&A로 기준일을 확인해 두는 편이 안전합니다. 이 문구는 출장 여부보다, 형사재판을 받고 있거나 출국금지·여권 발급 제한으로 법적으로 출국할 수 없는 사정이 있는지를 우회적으로 확인하는 데 흔히 쓰입니다.

3우대 사항

• TSMC 3nm 과제 Implementation 경험을 우대합니다.

  이렇게 볼 수 있어요

  자격 요건의 5nm 이하 PPAT 개선이 우대 사항에서 TSMC 3nm라는 특정 과제로 좁혀져, 첨단 공정 Implementation 업무를 그 공정에서 해 본 경력과 이어지는 조건으로 볼 수 있습니다. 3nm 과제의 합성·STA를 맡아 봤다면 그 공정에서 PPAT 가운데 무엇을 개선했는지가 자격 항목과 우대를 함께 설명합니다.

• HPDF Top Project Management 경험을 우대합니다.

  이렇게 볼 수 있어요

  우대 사항은 자격 요건의 HPDF Top·Block 구현에서 한 단계 나아가 Top 프로젝트 관리를 들었고, 같은 조직 Back-end JD도 HPDF Top의 '프로젝트 운영 경험'을 자격 항목으로 적었습니다. Front-end와 Back-end를 오가며 Top 통합 일정을 조율해 본 경험은 이 조직의 두 직무에 함께 이어지는 경력입니다.

• Tessent SSH/SSN 기반 DFT 구현 및 검증 경험을 우대합니다.

  이렇게 볼 수 있어요

  Tessent SSH/SSN은 자격 요건의 DFT 예시 세 가지 가운데 우대 사항에 다시 이름이 오른 유일한 도구여서, 이 우대는 DFT Architecture 구현을 이 도구로 해 본 경력을 반깁니다. TestMAX 등 다른 도구로 DFT를 해 왔다면 그 경력은 자격 요건 쪽 항목에서 설명됩니다.

• HBM IP(HBM PHY, TSV PHY, 3D PHY) 과제 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무에 적힌 PCIe·UCIe 같은 Interface IP에 더해 우대 사항은 HBM 고유의 PHY 세 가지를 들어, 고객 맞춤형 HBM의 구현 대상 가운데 HBM 쪽 IP를 다뤄 본 경력과 이어지는 조건으로 볼 수 있습니다. DRAM이나 SoC의 PHY 주변 블록을 구현해 봤다면 아날로그 PHY와 디지털 블록 사이 타이밍 경계를 다뤄 본 경험이 이 항목과 맞물립니다.

• 해외 고객 Interface 및 협업 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무 설명이 개발 대상을 고객 맞춤형 HBM으로 적고 있어, 이 우대는 구현 조건 일부를 고객 사양이 정하는 일과 관련된 것으로 해석됩니다. 해외 고객과 PPAT 목표나 Interface 사양을 협의해 본 경험을 이 우대 항목의 예로 들 수 있습니다.

4기타 사항

• 게시일 : 2026년 10월 21일
• 고용형태 : 정규직
• 근무지 : 이천
• 경력 조건 : 경력 5년 이상
• 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.

전형과 지원

SK하이닉스 경력 공고는 SK그룹 채용 사이트 SK Careers에서 지원합니다. 월간 hy-way는 공고 하나에 여러 직무의 JD를 PDF로 붙여 올리고, 지원할 때는 JD에 적힌 직무명으로 지원합니다.

지원 전 준비할 것

1. 1

   해당 역량 고르기

   자격 요건의 다섯 역량 가운데 내가 해당하는 항목을 고르고, 항목마다 대표 과제 하나씩을 공정·블록·결과로 정리합니다.

2. 2

   PPAT 개선 수치 정리

   구현한 과제마다 성능, 전력, 면적, TAT를 얼마나 바꿨는지 숫자로 적어 두세요. JD가 이 네 가지를 기준으로 적었습니다.

3. 3

   Front-end와 Back-end 가운데 고르기

   같은 조직의 Back-end 직무는 P&R을 맡습니다. 지원한 뒤에는 직무를 바꿀 수 없으니 합성·STA·DFT 경험이 중심인지 먼저 확인하세요.