[SK하이닉스] HBM Digital Design (Back-end) 공고 분석

이 자리가 왜 생겼을까요

1하게 될 업무

• HBM Logic-die 안 Digital 블록의 Digital Auto Place & Route(P&R)를 맡습니다.

  이렇게 볼 수 있어요

  P&R 대상이 HBM Logic-die 안 디지털 블록이고, 자격 요건의 2GHz 이상 High Speed Design과 5nm 이하 PPAT 개선이 이 블록에 걸린 조건으로 적혀 있습니다. 다른 칩의 P&R 경력이라면 그 두 조건(주파수·공정)에 근접한 블록을 맡아 본 과제가 이 업무와 바로 맞물립니다.

• Std. HBM과 Custom HBM 등 다양한 HBM 제품의 Digital Implementation을 진행합니다.

  이렇게 볼 수 있어요

  Custom HBM은 고객 맞춤형 제품이라, 고객 요구에 맞춘 Interface IP 구현(업무)과 해외 고객 협업(우대)이 함께 적혀 있습니다. 고객 사양이 바뀔 때마다 구현을 다시 맞춰 본 경험이 Custom HBM 쪽 업무를 직접 다룬 경력입니다.

• 고객 요구에 맞춰 PCIe, UCIe, CXL 등 Interface IP의 Implementation도 수행합니다.

  이렇게 볼 수 있어요

  Interface IP 구현은 자격 요건의 Top Bus·Async Bridge Implementation과 2GHz 이상 High Speed Design 항목과 연결됩니다. 고속 Interface IP의 클럭 경계나 타이밍을 Back-end에서 닫아 본 과제가 있다면 업무와 자격을 한 과제로 설명할 수 있습니다.

• DTCO 분야도 맡아 공정 개선·최적화 활동과 최신 공정 선행 연구를 하고 PPAT 측면에서 경쟁력 있는 고객 맞춤형 HBM을 개발합니다.

  이렇게 볼 수 있어요

  설계와 공정을 함께 최적화하는 일이 업무에 포함돼 있습니다. 공정 쪽과 협의해 설계 규칙이나 셀을 바꾼 경험이 있다면 우대 사항의 Nanosheet 경험과도 이어집니다.

2자격 요건

• 반도체/전자/전기 등 공학 계열 전문 지식을 갖추고 경력 5년 이상이어야 합니다.

  이렇게 볼 수 있어요

  업무가 Std·Custom HBM 구현에 Interface IP와 DTCO·선행 공정 연구까지 걸쳐 있어, 5년은 블록 P&R을 넘어 공정 최적화까지 겪어 본 기간과 이어지는 조건으로 이해할 수 있습니다. 경력 분야는 따로 적혀 있지 않아 Front-end 구현 기간도 함께 적을 수 있고, 그 가운데 고속 블록이나 공정 쪽과 협의해 본 과제가 업무와의 연관을 보여 줍니다.

• 다음 역량 가운데 하나 이상이 필요합니다: HPDF(Tiled) Top Design 경험 또는 프로젝트 운영 경험 · Top Bus/Async Bridge Implementation · 2GHz 이상의 High Speed Digital Design 개발 경험 · Analog/Digital Mixed Design 개발 및 Digital IP 전환 경험 · 5nm 이하 선단 공정의 디자인 최적화를 위한 PPAT 개선 경험 · Tcl/Python Script를 통한 디자인 분석 및 환경 개선 경험 · EDA Tool을 이용한 BE(FC/Innovus)/PDN(RHSC/Voltus) 관련 최신 기술 적용 및 환경 운용 경험.

  이렇게 볼 수 있어요

  일곱 항목 가운데 HPDF(Tiled) Top Design과 Top Bus/Async Bridge Implementation은 같은 공고의 DRAM Back-end JD에는 없고 HBM 쪽에만 있습니다. 칩 Top 단계에서 블록을 통합하거나 비동기 클럭 경계를 구현해 본 경험이 있다면 두 JD 가운데 이쪽과 더 직접 이어집니다.

• 병역을 마쳤거나 면제됐고 해외 여행에 결격 사유가 없어야 합니다. 군 복무 중이라면 공고에 적힌 '26년 11월 31일 이전 전역 예정자'여야 합니다.

  이렇게 볼 수 있어요

  군 복무 중인 지원자에게는 전역 예정일이 지원 조건입니다. 공고에 적힌 11월 31일은 달력에 없는 날짜여서, 11월 말 전역 예정자는 공고별 Q&A로 기준일을 확인해 두는 편이 안전합니다. 이 문구는 출장 여부보다, 형사재판을 받고 있거나 출국금지·여권 발급 제한으로 법적으로 출국할 수 없는 사정이 있는지를 우회적으로 확인하는 데 흔히 쓰입니다.

3우대 사항

• HBM IP(HBM PHY, TSV PHY, 3D PHY) 과제 경험을 우대합니다.

  이렇게 볼 수 있어요

  세 PHY 모두 업무의 P&R 대상인 HBM Logic-die 안에 들어가는 IP여서, 이 우대는 입사 뒤 구현할 블록을 이미 다뤄 본 경력과 이어지는 조건으로 볼 수 있습니다. PHY 주변 디지털 블록의 P&R에서 아날로그 블록과의 경계를 처리해 본 부분이 자격 요건의 Analog/Digital Mixed Design 항목과도 연결됩니다.

• 3nm 이하 Nanosheet Technology 개발 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무의 DTCO와 최신 공정 선행 연구에 이 우대 항목을 더하면, 이 조직이 3nm 이하 Nanosheet 공정까지 설계 쪽에서 미리 다룬다는 뜻이 됩니다. Nanosheet 공정의 셀이나 설계 규칙 개발에 참여했다면 구현 경력과 별도로 이 선행 업무와 이어지는 경험입니다.

• CPU/GPU/NPU Implementation 개발 경험을 우대합니다.

  이렇게 볼 수 있어요

  HBM 경력이 없는 Back-end 엔지니어라면 연산 칩 구현 경력을 이 우대 항목으로 HBM Logic-die 구현과 이어 설명할 수 있습니다. 고속 연산 블록에서 타이밍과 전력을 맞춘 경험은 자격 요건의 2GHz 이상 High Speed Design과 PPAT 개선 항목에도 함께 쓸 수 있습니다.

• 해외 고객 Interface 및 협업 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무에 '고객의 요구에 맞춰' Interface IP를 구현한다는 말이 있어, Back-end 엔지니어도 고객 사양을 직접 확인할 일과 이어지는 우대로 볼 수 있습니다. 해외 고객과 타이밍이나 면적 조건을 협의해 본 경험이 있다면 Custom HBM 업무와 연결되는 부분입니다.

4기타 사항

• 게시일 : 2026년 10월 21일
• 고용형태 : 정규직
• 근무지 : 이천
• 경력 조건 : 경력 5년 이상
• 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.

전형과 지원

SK하이닉스 경력 공고는 SK그룹 채용 사이트 SK Careers에서 지원합니다. 월간 hy-way는 공고 하나에 여러 직무의 JD를 PDF로 붙여 올리고, 지원할 때는 JD에 적힌 직무명으로 지원합니다.

지원 전 준비할 것

1. 1

   구현 블록 목록 만들기

   P&R을 맡았던 블록마다 공정, 규모, 목표 주파수, 사용한 도구를 표로 정리합니다.

2. 2

   해당 역량과 과제 짝짓기

   자격 요건 일곱 가지 가운데 해당하는 항목마다 근거가 되는 과제를 하나씩 정해 두세요. 해당하는 항목이 하나 이상이면 지원할 수 있습니다.

3. 3

   DTCO·공정 협업 사례

   공정 조직과 함께 설계를 바꾼 경험이 있다면 무엇을 바꿨고 PPAT가 어떻게 달라졌는지 한 문단으로 정리해 두면 면접에서 쓸 수 있습니다.