[SK하이닉스] HBM Digital Design (검증) 공고 분석

이 자리가 왜 생겼을까요

1하게 될 업무

• HBM 안의 In-house 및 3rd Party Digital IP와 Mixed 설계를 검증합니다.

  이렇게 볼 수 있어요

  In-house IP와 3rd Party IP를 함께 검증하는 조직이라, 남이 만든 IP를 Spec 문서만으로 검증해 본 경험과 사내 설계자와 함께 버그를 잡아 본 경험이 모두 이 업무의 범위 안에 있습니다. 둘 가운데 한쪽만 해 봤다면 그 차이를 어떻게 메웠는지가 꺼낼 거리입니다.

• 검증을 위한 In-house VIP를 개발하고 3rd Party VIP를 도입해 활용합니다.

  이렇게 볼 수 있어요

  VIP를 사서 쓰는 일과 만드는 일이 함께 적혀 있고, 조직 소개도 '검증 모델 개발'을 조직의 일로 들었습니다. 상용 VIP를 도입해 환경에 붙여 본 일도 이 업무의 한쪽이므로 직접 만든 VIP와 함께 설명할 수 있습니다.

• UVM 기반 검증 환경을 구성하고 Test Case를 개발합니다.

  이렇게 볼 수 있어요

  조직 소개가 '검증 시스템 및 환경 구축'을 조직의 일로 적어, Test Case 작성에 더해 환경 자체를 짜는 일이 업무에 들어 있습니다. 만들어진 환경에서 Test Case만 써 왔다면 Agent나 Scoreboard 같은 환경 구성 요소를 직접 만든 경험이 있는지가 이 업무와 맞물리는 부분입니다.

• Regression Test로 Code/Functional Coverage Closure를 합니다.

  이렇게 볼 수 있어요

  조직 소개는 목표를 '설계 무결성 확보'로 적었고, Coverage Closure는 그 목표를 숫자로 확인하는 단계입니다. Closure까지 맡아 봤는지가 검증 경력이 어디까지였는지를 보여 줍니다.

2자격 요건

• 반도체/전자/전기/컴퓨터 등 공학 계열 전문 지식을 갖추고 반도체 유관 경력 4년 이상이어야 합니다. 석·박사 학위 수학 기간은 경력 기간으로 인정됩니다.

  이렇게 볼 수 있어요

  경력 조건이 검증 경력이 아니라 '반도체 유관 경험'이어서, Mixed IP부터 Top Level까지 검증하는 업무를 반도체 설계·검증 전반의 배경 위에서 맡는 조건으로 해석됩니다. 대학원 수학 기간도 이 경력에 들어가지만 아래 네 역량은 UVM 검증 실무를 요구하므로, 4년 가운데 검증 환경을 직접 다룬 과제가 업무와의 연관을 보여 줍니다.

• SystemVerilog/UVM VIP, Testbench, Test Case 개발 역량이 필요합니다.

  이렇게 볼 수 있어요

  이 역량은 업무 가운데 In-house VIP 개발과 UVM 환경·Test Case 개발을 묶은 것입니다. VIP·Testbench·Test Case 가운데 어디까지 직접 만들어 봤는지가 업무 두 가지와 바로 연결됩니다.

• Digital IP Spec을 바탕으로 검증 계획을 세우고 검증 프로세스를 이해하는 역량이 필요합니다.

  이렇게 볼 수 있어요

  검증 대상에 3rd Party IP와 Custom IP가 함께 있어, 남이 쓴 Spec을 받아 검증 항목을 뽑는 일이 이 조직의 출발점입니다. Spec 문서에서 검증 계획을 세워 봤다면 계획에 넣은 항목이 나중에 Coverage 목표로 어떻게 이어졌는지를 이 역량의 예로 들 수 있습니다.

• 신규 Protocol이나 Custom IP용 UVM Agent를 설계·구현하는 역량을 요구합니다.

  이렇게 볼 수 있어요

  신규 Protocol이나 Custom IP처럼 기존 VIP가 없는 대상이라면 Agent를 직접 만들게 됩니다. 우대 사항의 'A-to-Z 개발 경험'과 이어지므로 처음부터 만든 Agent가 있다면 Spec 분석부터 구현까지 자세히 적을 수 있습니다.

• Code/Functional Coverage Closure 역량이 필요합니다.

  이렇게 볼 수 있어요

  Code Coverage와 Functional Coverage를 함께 적어, 코드가 빠짐없이 실행됐는지와 Spec의 기능을 빠짐없이 확인했는지를 둘 다 마무리하는 역량을 말합니다. 업무에 Regression Test로 Closure를 한다고 적혀 있으니, Regression을 돌려 두 Coverage의 빈 곳을 찾아 Test Case를 더해 본 과정이 이 역량을 보여 줍니다.

• 병역을 마쳤거나 면제됐고 해외 여행에 결격 사유가 없어야 합니다. 군 복무 중이라면 공고에 적힌 '26년 11월 31일 이전 전역 예정자'여야 합니다.

  이렇게 볼 수 있어요

  군 복무 중인 지원자에게는 전역 예정일이 지원 조건입니다. 공고에 적힌 11월 31일은 달력에 없는 날짜여서, 11월 말 전역 예정자는 공고별 Q&A로 기준일을 확인해 두는 편이 안전합니다. 이 문구는 출장 여부보다, 형사재판을 받고 있거나 출국금지·여권 발급 제한으로 법적으로 출국할 수 없는 사정이 있는지를 우회적으로 확인하는 데 흔히 쓰입니다.

3우대 사항

• Spec 기반 Custom UVM Agent를 처음부터 끝까지(A-to-Z) 개발한 경험을 우대합니다.

  이렇게 볼 수 있어요

  자격 요건은 Agent 설계·구현이고 우대 사항은 Spec 분석부터 시작하는 전 과정이어서, In-house VIP 개발을 Spec부터 끝까지 끌고 가 본 경험을 가리키는 우대로 볼 수 있습니다. 남이 정한 구조로 Agent를 구현해 왔다면 Spec에서 Sequence와 Monitor 구조를 직접 정해 본 과제가 이 우대와 연결됩니다.

• HBM, DDR/LPDDR Memory 검증 경험을 우대합니다.

  이렇게 볼 수 있어요

  검증 대상이 HBM 안의 IP라 메모리 프로토콜 검증 경험은 업무 대상을 이미 다뤄 본 경력입니다. DDR/LPDDR도 함께 적혀 있어 HBM이 아닌 메모리 검증 경험도 이 우대에 해당합니다. 메모리 검증이 없다면 다른 프로토콜에서 Custom Agent를 만들어 본 경험이 자격 요건 쪽에서 연결됩니다.

• Full-Chip Mixed-Level Design(Schematic & RTL) 검증 경험을 우대합니다.

  이렇게 볼 수 있어요

  업무의 Mixed 설계 검증을 Full-Chip 단위로 넓힌 항목이고, 조직 소개의 'Analog-Digital Mixed IP'와 Subsystem/Top Level 검증과도 이어집니다. IP 단위 디지털 검증만 해 봤다면 Schematic 모델과 RTL을 한 Testbench에 묶어 본 경험이 이 항목과 연결됩니다.

4기타 사항

• 게시일 : 2026년 10월 21일
• 고용형태 : 정규직
• 근무지 : 이천
• 경력 조건 : 반도체 유관 경력 4년 이상(석/박사 학위 수학 기간 경력 인정)
• 학력 조건 : 해당 내용은 원본 공고에서 확인되지 않습니다.

전형과 지원

SK하이닉스 경력 공고는 SK그룹 채용 사이트 SK Careers에서 지원합니다. 월간 hy-way는 공고 하나에 여러 직무의 JD를 PDF로 붙여 올리고, 지원할 때는 JD에 적힌 직무명으로 지원합니다.

지원 전 준비할 것

1. 1

   검증 환경 구조 그리기

   직접 구성한 UVM 환경 하나를 골라 Agent, Scoreboard, Sequence 구성을 그림 한 장으로 정리하세요.

2. 2

   Coverage Closure 사례

   Coverage 목표와 최종 수치, Coverage hole을 찾아 Test Case를 보강한 과정을 순서대로 적어 둡니다.

3. 3

   대학원 기간 포함해 경력 계산

   석·박사 수학 기간이 경력으로 인정되므로 학위 과정의 연구 주제와 기간을 경력과 함께 적으면 4년 조건을 채우는지 바로 확인할 수 있습니다.